콘텐츠 본문
논문 국내 국내전문학술지(KCI급) FPGA 경계 스캔 체인을 재활용한 FPGA 자가 테스트 회로 설계
- 학술지 구분 국내전문학술지(KCI급)
- 게재년월 2015-06
- 저자명 이현빈
- 학술지명 전자공학회논문지
- 발행처명 대한전자공학회
- 발행국가 국내
- 논문언어 한국어
- 전체저자수 3
논문 초록 (Abstract)
본 논문은 FPGA 내부의 경계 스캔 체인을 자가 테스트 회로로써 재활용하기 위한 FPGA 자가 테스트 회로 설계 기술을 소개한다. FPGA의 경계 스캔 체인은 테스트나 디버깅 기능뿐만 아니라 각 셀에 연결되어 있는 입출 력 핀의 기능을 설정하기 위해서도 사용되기 때��일반적인 칩의 경계 스캔 셀보다 매우 크다. 따라서, 본 논문에서는 FPGA 경계 스캔 셀의 구조 를 분석하고 소수의 FPGA 로직�함께 테스트 패턴 생성과 결과 분석이 가능하도록 설계한 BIST(built-in-self-test) 회로를 제시한다. FPG A의 경계 스캔 체인�자가 테스트를 위하여 재사용함으로써 면적 오버헤드를 줄일 수 있고 보드상에서 프로세서를 사용한 온-라인(on-line) 테스트/모니 터링도 가능하다. 실험을 통하여 오버헤드 증가량과 시뮬레이션 결과를 제 시한다.
